21.05.13~21.05.20 ( verilog hdl )

반도체 쪽으로 진로를 정하고 나니 , 공정기술 공정설계 회로설계 반도체연구소 .... 등등 직무가 굉장히 많은 걸 알았다.

삼성전자에서 제공하는 job description이 있어서 읽어봤는데 , 메모리 사업부 파운드리사업부 ... 큰 일 났음을 깨달았다.

한창 취업에 눈을 뜬 3학년 초반에 idec이라는 사이트를 알게 됐었다.

거기서 2학년 전과하고 3학년과목을 들었을 때 대충듣고 학점을 폭파시켰던 과목인 asic설계에서 배운 verilog에 대한 강의가 열려있음을 보고 , 우선 수강신청을 했다.

 

강의는 10시부터 5시까지 줌으로 진행했는데 , 교수님께서 강의 시작부터 한학기분량인데 이틀에 걸쳐 하는거라고 말씀해주셨다.

오히려 좋았다. 내 성격상 한번에 몰아서 하는걸 좋아하기도하고 , 전체를 대충 훑고 시작한 이후에 하나하나 자세히 공부하는 방법도 마음에 들었다.

 

이 언어를 사용하는 분야는 회로설계 쪽인거 같은데 , 요즘 트렌드가 직무를 하나 딱 정하고 파는것보다 , 여러 직무를 염두에 두고 취준을 하는게 좋을 것 같다는 게 유튜브와 내 머릿속의 결과다.

 

CS Engineer들을 보면 각종 언어를 공부하고 , 흔적들을 남겨 놓았던게 기억에 남는다.

나도 조급해하지 않고 , 하나하나 결과물들을 블로그에 올리다보면 내년 이맘때쯤엔 내 노력의 증거들이 충분히 남아 있을거라 생각한다.